北京爱蛙科技有限公司
北京爱蛙科技有限公司

半导体 | 刻蚀工艺

2024-08-2399
 

本部分将介绍刻蚀工艺,它是利用光刻工艺所形成的光刻胶作为掩膜来进行的。首先介绍刻蚀工艺中必不可少的等离子和射频放电,后半部分对各向异性的机理,以及最新的刻蚀技术进行介绍。

一、刻蚀工艺流程和刻蚀偏差

刻蚀工艺中最重要的是刻蚀偏差,它是指刻蚀后形成的薄膜图形与光刻工艺所形成的光刻胶图形之间的横向尺寸偏差程度。

刻蚀工艺流程是什么?

本部分所介绍的刻蚀是指干法刻蚀,将围绕其展开。关于湿法刻蚀之前已经简单介绍过。

首先,从干法刻蚀工艺流程开始介绍。流程如下图所示,通过光刻工艺在被刻蚀的物体上形成光刻图形,此时光刻胶作为刻蚀的掩蔽层,所以有时也称其为光刻胶掩蔽膜或简称为掩蔽膜。在某些情况下,也可以不用光刻胶做掩蔽膜,而是采用硬掩膜进行刻蚀。但是,这种硬掩膜在LSI工艺流程中是很少见的。接下来放入干法刻蚀设备,用光刻胶作为掩膜进行刻蚀。需要调整的参数包括气体及其构成比例、刻蚀压力、承物台温度等。此时,光刻胶也多少会被刻蚀掉一些,光刻胶的刻蚀速度与被刻蚀物的刻蚀速度之比称为光刻胶刻蚀选择比。另外,在晶圆内也考虑到刻蚀速率的均匀性,即使刻蚀进行到能看到一部分基底,也要继续进行刻蚀,这就是所谓的过刻蚀(Over  Etching)。此时衬底也会被刻蚀。与上述情形类似,衬底与被刻蚀物的刻蚀速率的比值称为衬底选择比。不用说,希望两个数据越大越好。刻蚀速度也被称为刻蚀速率(Etching Rate)。

干法刻蚀工艺流程

刻蚀偏差是什么?

最先进的光刻设备都非常昂贵。为了充分发挥其性能,按照光刻胶图形尺寸进行刻蚀是非常重要的,这被称为各向异性刻蚀。如下图所示,这种刻蚀前后尺寸的变化称为刻蚀偏差。

刻蚀中的尺寸偏差

使用化学试剂的湿法刻蚀是各向同性刻蚀,在实际刻蚀中光刻胶下面会有刻蚀液的渗入,也会造成相当大的刻蚀偏差,这称为侧向刻蚀。

二、方法多样的刻蚀工艺

同为刻蚀工艺,但需要对应各种各样的材料和图形,需要的结果也不同。所以必须分别采用相应的刻蚀工艺。

适应各种材料

半导体工艺中,刻蚀材料包括半导体及半导体薄膜、绝缘薄膜、金属薄膜等这些材料也有很多种类,所以需要相对应的刻蚀工艺。

干法刻蚀使用气体进行刻蚀。简单来说,刻蚀反应使用的气体能够与被刻蚀物反应并产生挥发性物质,但不是任何一种气体都可以使用。另外,希望刻蚀气体最好处于稳定状态。使用液态气体时,气化场所的配置和适当的管道温度等,都需要相应的应对措施。下图列举了适合各种材料的气体的例子。

主要材料和干法刻蚀气体的示例

适应各种形状

半导体器件需要刻蚀出各种各样的形状。其中有布线图形、有布线之间互连的通孔也有进行元件间分离的沟槽,总之各种各样。下图显示了半导体工艺所需的各种形状其中,沟槽和通孔将在后面介绍。

各种蚀刻

另外,刻蚀在光刻胶掩膜形成后,除了利用各向异性刻蚀进行无刻蚀偏差的微细化加工外,还可以利用各向异性刻蚀进行其他加工。例如回刻(Etch Back)、形成侧壁(Side-wall)等。其中,平坦化(CMP)技术的进步,回刻已经很少使用了,但是在栅极周围形成侧壁的方法依然被使用。下图对此进行了说明。

侧壁形成

三、刻蚀工艺中不可或缺的等离子体

干法刻蚀离不开等离子体的产生,其在成膜的等离子CVD中也被使用。接下来对等离子体的产生和作用进行说明。

等离子体生成机理

等离子体是气体、液体、固体之外的第四种物质状态,大致来说是电离气体,可以认为其整体电荷为中性。那么它是如何产生的呢?一般在半导体工艺中使用的等离子体称为低温等离子体,与在核聚变中使用的高温等离子体是不同的。下图表示了等离子体的产生。在形成真空之后,导入想要的气体,设置产生放电所需的气体压力,对电极施加射频使其放电,产生的电子与气体分子碰撞。由此生成离子和中性活性的自由基。不断重复这个过程就会产生等离子体。由此可见,刻蚀是真空工艺。

等离子体的生成机理

离子体电势

通常,两个平行相对的平板电极产生等离子体,此时等离子本身(有时也称作Bulk Plasma)和电极附近的等离子体的电子和离子的迁移率之差产生了电位的差异。这被称为等离子体电势(也称为等离子体电位)。在Bulk Plasm(等离子体)和基板之间产生的电位变化的部分被称为鞘层(Sheath)。这个鞘层在成膜和刻蚀中起着重要的作用。具体如下图所示。

等离子体电势

此外,表示气体中的粒子运动的参数之一有平均自由程。这是粒子撞击其他粒子后在下一次撞击之前飞行的距离,与气体压力成反比。换句话说,它表示气体中的粒子能够移动多远的距离,在真空工艺中经常出现,如下图所示。之前的离子注入装置的真空度高(压力低)也是这个原因。

气体中的平均自由程

四、RF(射频)施加方式有什么不同?

在放置硅晶圆的电极上施加RF(射频)功率,或者是接地线,刻蚀的结果是完全不同的。接下来介绍其机理。

什么是干法刻蚀设备?

干法刻蚀设备允许将两个平行排列的电极之一接地,以便向另一个电极施加射频,如下图所示。此外,还增加了匹配盒、真空泵系统以将腔室抽入真空,以及引入刻蚀气体的气体系统。此外,在图中,气体从接地侧的电极以淋浴状喷出(也称为淋浴头电极),并将晶圆放置在施加射频的电极侧(也称为受体或舞台)。

干法刻蚀设备:平行平板型RIE示例

如上所示,干法刻蚀设备将两个平行放置电极中的一个电极作为地线,另一个外加射频功率。当然,还要附加提供RF电源的匹配盒、给腔室抽真空的真空泵系统,以及导入刻蚀气体的气体系统。如图所示,从接地线一侧的电极(称为Shower Head)喷出气体,在外加射频的电极一侧放置晶圆(称为Susceptor或Stage)。这种方式被称为阴极耦合(Cathode Couple)。

这样,使腔室达到一定程度的真空后导入气体,在电极间施加电场就会放电。即使不是真空状态,放电也会发生,比如常见的打雷和冬天干燥时静电引起的放电,但那是瞬间的。在半导体工艺中使用的等离子体则必须持续放电,所以通常抽到真空后再施加电场。这种方式下使用反应性刻蚀气体进行的刻蚀称为反应离子刻蚀(RIE:Reactive Ion Etching)。

阴极耦合的优点

在哪个电极上施加RF,其结果完全不同。如下图所示,一般情况下,在阴极侧也就是施加RF的一侧的鞘层电势变大。详细解释其原理比较复杂,不符合本书的宗旨故而省略,理解为是射频(RF)放电的性质即可。阴极侧的鞘层如上图所示,称为阴极鞘层。因此,在这边放置品圆进行刻蚀的话,由于阴极鞘层电场的效果,各向异性的刻蚀效果更好。

两个电极的鞘套电位

五、各向异性的机理

没有刻蚀偏差的刻蚀就是各向异性刻蚀。接下来介绍刻蚀的机理。

什么是刻蚀反应?

下面把刻蚀分解为基本步骤来介绍。如下图所示。首先,刻蚀气体在等离子体中分解电离,形成离子和自由基等刻蚀类物质,称为Enchant,这是第一个阶段。接下来是这些Enchant 到达晶圆表面的过程。此时,就和之前介绍的平均自由程有关了。换言之,想要刻蚀出深度形状,压力低的情况更有利。但是,如果压力过低,放电就会不顺利,也会出现等离子体难以产生的问题。

干法刻蚀的机理

下一阶段是到达晶片表面的Enchant与被刻蚀物发生反应,进行刻蚀反应的阶段。不仅如此,还需要刻蚀反应副产物迅速脱离并排气。否则反应副产物会附着在表面,刻蚀反应无法进行。以刻蚀硅为例。作为硅的氯化物的四氯化硅和作为氟化物的四氯化氟的蒸气压,后者更高,所以如果用氟类气体刻蚀硅,反应副产物的脱离也会更快。这个思路也可以作为判断应该使用哪种刻蚀气体进行刻蚀的标准。

利用侧壁保护效果

各向异性的定义可以用数学公式来表示,如下图左上角所示。其关键是推进纵向垂直)方向的刻蚀,抑制横向的刻蚀。也就是说,通过两种效果达成各向异性的形状。

各向异性刻蚀的机理

一个是离子轰击的效果。如上图所示,这加速了被刻蚀物表面的自由基的反应促进了垂直方向的刻蚀。当然,离子自身的刻蚀反应也功不可没。该离子轰击可认为是鞘层电势的离子加速的效果。

另一个是侧壁保护效果。如上图所示,光刻胶溅射。产生的碳,以及人为在刻蚀气体中添加的气体成分,可以形成侧壁保护膜。这样可以抑制横向刻蚀,各向异性形状就是依靠这两种方法形成的。

六、干法刻蚀工艺的挑战

先进逻辑LSI使用各种各样的材料,而且也有特殊的构造,接下来介绍几种相关的工艺。

针对新材料的刻蚀工艺

如前所述,最先进的晶体管正在开发各式各样的技术助推器(Technology Booster)例如栅极周围使用High-k栅极堆叠技术、多层布线中使用Cu/Low-k结构等。刻蚀技术也必须与这些材料、构造方面的技术相配合。例如在最近的动向中,针对High-k栅极堆叠采用HISiON和HfAIO等:针对Cu/Low-k结构采用Polas Low-k膜成为主流。另外,也有未来将晶体管结构三维化的想法

此外,刻蚀技术与光刻技术有着密不可分的关系。我们需要时刻关注其与新的光刻技术的关系。例如在第5章中叙述的EUV曝光技术实用化的时候,光刻胶材料也会与以往材料不同,所以要注意是否还采用原有的光刻胶选择比。下图总结了这些刻蚀技术今后的挑战。

未来材料,材料和结构的刻蚀问题

什么是沟槽刻蚀?

另外一个新潮流是沟槽(Deep Trench)刻蚀。它与普通的刻蚀技术不同,是一种能够挖出贯通硅晶圆的深洞的刻蚀技术。与其说是先进半导体的前段制程,不如说是来自后段制程的新封装方法以及MEMS等的要求所致。以前,DRAM的集成度为1Mbit的时候为了在沟槽内形成电容器,通过三维化来保证电容器的面积,沟槽刻蚀技术得以实用化。那个时候最多只有几 μm的深度,但是在TSV的情况下,无论硅晶圆的厚度有多薄,都必须进行数十μm到上百m 深度的刻蚀。为此有必要保护通孔的侧壁,刻蚀和沉积交替重复进行的博世(Bosch)工艺,以及将晶片冷却到低温从而抑制自由基的侧面攻击的低温刻蚀等方法被采用。Bosch工艺用于TSV的沟槽刻蚀的例子如下图所示。

未来材料和结构所对应刻蚀技术的挑战

参考文献:

1.【美】Peter Van Zant ,韩郑生译,芯片制造-半导体工艺制程实用教程(第六版),电子工业出版社;
2.【日】佐藤淳一,王艺文,王姝娅译,图解入门半导体制造工艺基础精讲(第四版),机械工业出版社;
3.余盛,芯片战争,华中科技大学出版社。

内容来源:编辑整理


如需了解更多详情或探讨创新应用,可拨打4001021226客服电话。作为授权合作伙伴,(iFrog Technology)深耕光谱应用领域,致力于与海洋光学携手共同帮助客户面对问题、探索未来课题,为打造量身定制的光谱解决方案而努力。

(客服电话4001021226)

销售 | 租赁 | 定制

爱蛙帮您找到最合适的光传感解决方案

上一篇:半导体 | 封测技术趋势
下一篇:半导体 | 平坦化(CMP)工艺流程

网站导航