半导体 | 平坦化（CMP）工艺流程

本部分将对LSI多层布线化的发展，以及包括设备和消耗部件在内的CMP工艺进行讲解。另外，在介绍完CMP的机理后，还将介绍大量使用CMP工艺的铜双大马士革技术，以及 CMP 工艺面临的难题。

LSI还是2层布线的时代，平坦化技术(只是一部分平滑化的水平)与刻蚀和成膜组合。但是，随着多层化的发展，CMP工艺这一使硅片表面变得平坦的技术变得必不可少。

为什么使用 CMP 工艺?

首先介绍CMP工艺产生的历史背景。CMP工艺之所以成为必要，是因为系统级LSI和先进CMOS数字电路的发展中多层布线化的发展需求。在存储器中，内存单元至少需要2层位线和字线的走线，所以也有不使用CMP的情况。在先进的数字LSI中，通常是把已经完成电路验证的IP进行整合，完成逻辑LSI的设计。这样做的主要原因是因为验证新电路需要花费大量的时间。因此，用布线连接各种电路模块使之完成LSI，称为Building Block方式。因为是用这样的方法制作的所以布线必然是层次化结构，所以需要多层布线。为了形成3层以上的多层布线完全平坦化是必要的，为此从20世纪90年代初开始CMP的实用化不断发展。

到CMP 为止的工艺流程

CMP在实用化之前也有平坦化的要求。20世纪80年代到90年代，平坦化布线形成技术有两个难题。一是布线宽度和布线间距因微细化而变小，布线上形成的层间绝缘膜不能埋人布线之间，如下图所示，产生称为“Void”的孔隙，造成可靠性问题。将层间绝缘膜无缝隙地嵌入布线之间的 Gap中，这种技术称为间隙填充(Gap FiLL)。成膜工艺讲到的台阶覆盖率(Step Coverage)提高非常重要，于是各种各样的CVD方法应运而生。

间隙填充(Gap Fill)技术

另一个难题是层间绝缘膜形成后，如何使布线上的台阶平坦化的问题。比起平坦化，用平滑化来表现也许更好。当时用涂布型的层间绝缘膜平滑化，以及被称为光刻回蚀(Resistor Etch Back)的技术。后者的例子如下图所示，但是，该方法并没有达到完全平坦化。

平坦化的例子:光刻胶回蚀

二、采用先进光刻技术的CMP工艺

在光刻工艺中介绍的先进曝光装置，如果曝光面不平坦，也无法发挥其分辨率的特长。为此，CMP的平坦化是必不可少的。

拯救焦深下降的CMP

在8-1所叙述的不完全平坦化(平滑化)工艺中，如下图a所示，在其上进一步形成布线层，就会出现布线不平坦的问题。因此，需要进行如下图b所示的完全平坦化。但问题的关键是光刻，在第5章光刻工艺也提到过，曝光设备的分辨率越高，焦深(DOF)就越低。随着微细化的推进，也就是在使用分辨率高的曝光装置的情况下，必须使曝光的表面平坦化。这个问题的唯一答案是进行CMP的完全平坦化。因此也有人认为CMP是光刻技术的超分辨率技术之一。

不完全平坦化与完全平坦化的区别

需要 CMP 的工序

对于先进CMOS数字电路来说，没有CMP就无法制造器件。在下图中，我们对剖面图进行介绍。从上到下分别是ST(Shallow TrenchIsolation，浅槽隔离)、W-Plug(钨塞)前的层间绝缘膜(图中标注为PMD，是PreMetalDielectrics的缩写)、钨塞以及在其上形成的Cu布线，需要CMP工艺的地方很多。其中，制造Cu布线的 Cu 双大马士革技术将在8-6中进行说明，是非常复杂且成本昂贵的工艺。而且如图所示，Cu的CMP工艺随着布线层的增加需要得就越多，导致ISI芯片成本的增高，所以也有只在下层布线用Cu的双大马士革工艺形成，上部的布线用铝形成的想法。因为有这么多的工艺需要平坦化，所以在先进CMOS数字电路的生产线上可以看到CMP设备都是很多台一字排开。

先进 CMOS 数字电路和 CMP 的使用示例

三、回归湿法工艺的CMP设备

CMP设备与前面介绍的其他前段制程的设备不同，它是机械加工的设备，所以工艺也会受其影响。

CMP 设备是什么样的?

CMP装置类似于对晶圆的表面进行镜面抛光所使用的抛光机，以及减薄机(打晶片背面的装置)。它们都是机械加工设备，有很多驱动部分，并不是所谓的真空工艺。特别是抛光机，都需要使用研磨剂和大量的水。常用的CMP设备如下图所示。简单来说就是在硅片背面使用称为晶圆承物台(Platen)的器具来吸附，硅片表面接触到研磨垫(有时候省略为Pad)对硅片表面进行研磨(类似于研磨垫和晶圆承物台双方互相挤压这种形式)研磨衬垫上有抛光料(Slumy)滴下来并研磨晶圆表面。抛光料是研磨粒子和特定溶剂混杂在一起的溶液。为了防止研磨垫上的研磨液阻塞，用修整器(Dresser，也叫作Conditioner)进行原位(In-Situ)修整。从20世纪80年代开始，洁净间逐渐导入了干法工艺(刻蚀等)但由于CMP使用的是被称为研磨液的溶液，所以被称为干法工艺向湿法工艺的回归。另外，在洁净间中入含有颗粒的研磨液时，也遇到了很大的阻力。不过，我个人的看法是，晶圆制造中也曾使用过抛光机，半导体制造商也有过自产晶圆的时代，所以对上面的排斥也不应那么强烈。相反，使用CMP实现完全平坦化才是当务之急、重中之重。

CMP 设备示意图

为了去除研磨液，必须有内建的(Built-I9)清洗装置。另外，CMP设备最初计划有30家左右的公司参与，但现在已经形成垄断的局面。

与其他半导体工艺设备相比的CMP 设备

CMP设备原理看似简单，但也有深奥的一面。特别是设备、设备周边的维护非常困难，消耗品等周边技术的市场规模与设备差不多。甚至要考虑到在生产现场进行各种技术改良。另一方面，干法刻蚀工艺和典型的真空工艺也有相似的一面，如下图所示，供大家参考。从这个切入点来看，前段制程的工艺设备可能有很多共同点。

与干法刻蚀设备相比的CMP设备

四、消耗品多的CMP工艺

CMP 工艺有很多消耗品，例如研磨液、研磨垫、固定环、调节器等。从这个意义上来看，流程和设备的管理非常重要。

有什么样的消耗品?

如前文所述，CMP设备的原理虽然简单，但其特点是设备、设备周边涉及的人员庞大，耗材等周边技术市场也很大，这些和设备本身所需规模差不多了。在CMP设备中使用的消耗品有研磨液、研磨垫、修整器(调节器)、保持环等。而且这些消耗品对CMP工艺的结果优化做出了巨大贡献。从历史上看，CMP工艺是从IBM公司开始的，这些耗材也一直被美国的部件制造商垄断，期间也出现了很多问题。在这种情况下，日本的厂商卷土重来，研磨垫、研磨液等领域也有日本的大型化学企业加入了竞争，以下介绍研磨垫和研磨液的现状。

需要的性质是什么?

如下图所示，研磨垫有硬质垫和软质垫，也有两者组合使用的情况。对于研磨垫来说，最大的问题是使用寿命。通常，进行几百张左右晶圆的CMP就需要更换研磨垫。问题是交换的工夫，以及交换后要求的条件匹配都会占用时间。为了保持住研液，在研磨垫上刻上沟槽，甚至也有半导体制造商将沟槽的形状作为公司的Know-How。另外，研磨垫和研磨液、调节器的配合度等也是难题。

垫的软硬的一般比较

研磨液不仅是二氧化硅系的，市场上出现了各种各样的产品。根据进行CMP的材料研磨液厂商配备了各式各样的系列产品，下图中对各种研磨液进行了比较。对于研磨液而言，成本是一个难题。在CMP中对选择比有要求，需要考虑化学作用和物理作用的平衡。

如前所述，前道工序的生产线上，CMP装置通常是很多台一字排开，所以需要大量使用研磨液。因此，一般做法是按需调配研磨液，建立能提供新鲜状态研磨液的整体系统，这是使研磨液使用寿命延长所必需的。另外，也出现了提供这种系统的制造商。

研磨液分类示例

五、CMP的平坦化机理

CMP加工量可由普雷斯顿(Preston)公式算出(下图)。这是因为CMP速度与研磨的压力、研磨的相对速度(研垫和台板是相反方向旋转的，相对速度很快)、研时间成比例。比例常数n是根据加工条件而变化的，叫作Preston系数。但是不能随意地提高研磨压力和研磨速度，而是应该在规定的范围内。

Preston公式

从提高CMP工艺的结果这一角度来看，如何保证晶圆面上的加压、晶圆与研垫之间研磨速度的均匀性是关键。当然，CMP的以上条件不必多说，也要考虑CMP设备的构成和构造等，还有研磨垫和研磨液等消耗品的适应性等参数。从现状来看，要控制CMP的参数还是相当困难的。

实际的 CMP 机理

实际CMP中发生的情况如下图所示，是把前面提到的Preston公式和实际CMP的样子重叠在一起画出来的。为了方便起见，与CMP设计示意图不同，承台片(Platen)一侧画在了图的下方。p是垫和压板之间的相对压力，相当于Preston式的研磨压力。v是研磨垫和压板的相对速度。研磨液在图中的供给方向是从左到右(晶圆在研磨垫上从右向左移动)，研磨压力使研磨液正下面产生应变能量，因此发生物理反应，同时包括研液中的试剂成分发生化学反应，反应的废弃物被清除到下图的右侧。像这样快速清除CMP废弃物也很重要，这与刻蚀需要迅速去除反应副产物是共通的。图中为了方便起见，只用一粒研磨液颗粒来描述，但是在实际的CMP工艺中，其实有数不清的研液颗粒真实存在。

CMP的机理

之前干法刻蚀和CMP进行了比较，通过前面的机理图了解到，刻蚀和CMP的目的都是去除不必要的部分，这一点是共通的。刻蚀气体和研磨液其中所使用的物质是不同的，但其动作我觉得很相似。另外，反应生成物的去除很重要，由此产生的废气和废液的处理也很必要，这一点也很相似。在实际的工艺中，停止点检测是一个难点，这一点也很相似。

六、应用于Cu/Low-k的CMP 工艺

在成膜工艺中讲到过，Cu/Low-k结构中CMP工艺是必不可少的，下面对其中的双大马士革技术进行说明。

双大马士革技术的背景

成膜工艺部分已经说明了需要Cu/Low-k的理由。以下描述的双大马士革技术很好地利用了CMP的特点，同时完美地弥补了金属铜的干法刻蚀困难的弱点。铝一直被用于LSI的布线，现在依然备受重视。可是从可靠性的观点来看铜更好，理应被使用这样的观点很早就有了，有一段时间也采用添加一点铜进行铝布线的方法。但是，铜最大的瓶颈是干法刻蚀非常困难。于是，大马士革技术应运而生。该技术是事先在层间绝缘膜中形成过孔和布线的空间，然后在其中填上铜，再用CMP去除多余的铜，这应该算是一种“逆向思维”。金属膜所需要的溅射工艺中举例说明了单大马士革技术。

双大马士革的流程是什么?

接下来对实际的双大马士革流程进行说明。实际上，该工艺流程在CMOS工艺流程中介绍的多层布线技术流程中会有讲解。用下图来说明，首先如下图所示，在钨塞上用单大马士革法形成铜的第一层布线，在其上按顺序把Gap层和Low-k层两层堆叠起来，再在上面形成Gap层。Gap层起到保护Low-k层的作用。然后如下图b所示，通过两次光刻和刻蚀，在多层膜上形成通孔。和布线(Cu的第二层布线)的图形。如图下图c所示，在其中形成阻隔层(Barrier  Layer)和铜种子层并镀铜。最后将多余的铜进行CMP。另外，这种方法是先形成通孔，所以被称为 Via First。

Cu双大马士革工艺(以Via First 为例）

可以看出，双大马士革技术的特点是可以同时形成通孔和布线。之后也开始使用这种双大马士革技术，形成上层的铜布线。于是双大马士革技术成为先进CMOS数字电路的多层布线技术不可或缺的工艺。如下图所示，双大马士革技术与普通铝布线工艺的不同之处在于，前者的CMP表面是层间绝缘膜和铜膜混合在一起的。铝布线的情况则不同它的CMP表面只有层间绝缘膜，需要更精细的CMP工艺。大马士革(Damascene)一词来源于大马士革地区的镶嵌装饰图案。

Cu/Low-k 结构的 CMP 的挑战之一

即使在已经实用化的现状下，也存在接下来所述的图形依赖性问题。如下图所示，其中，侵蚀现象(Erosion)发生在图形密度高的地方，不需要CMP的部分(图中灰色部分)也会被CMP。

Cu/Low-k 结构的 CMP 的挑战之二

七、课题堆积如山的CMP

只要多层布线继续，CMP工艺就不会消失，因此，还有各种各样的课题。

CMP 的缺陷是什么?

因为CMP是机械加工晶圆表面的工艺，所以处理不当反而会诱发基底形状的缺陷等另外，如果研磨液中的研磨粒子不完全去除，就会直接变成颗粒，所以有时会对成品率产生影响。下图展示了主要的例子，这些缺陷有时会导致器件的不良。如果进行到之后的工艺，同样有可能导致器件的不良。

层间绝缘层CMP缺陷的主要示例

如下图的下方所示，如果有钨塞形成前的微划痕存在并埋在钨膜中，再进行钨塞CMP，在那个微划痕上面就会形成钨条纹strap，在其上面的走线会发生短路的情况。

层间绝缘膜 CMP 缺陷引起的不良

STI-CMP的图形依赖性

参考文献：

(客服电话4001021226)

销售 | 租赁 | 定制

爱蛙帮您找到最合适的光传感解决方案