基于FPGA数字频率计相位差测量电路的设计

1、 题目内容 本设计采用单片机和现场可编程门阵列（FPGA）作为数字相位差计的核心部分。考虑到FPGA具有集成度高，I/O资源丰富，稳定可靠，可现场在线编程等优点，而单片机具有很好的人机接口和运算控制功能，本设计拟用FPGA和单片机相结合，构成整个书记的测... 1、 题目内容 本设计采用单片机和现场可编程门阵列（FPGA）作为数字相位差计的核心部分。考虑到FPGA具有集成度高，I/O资源丰富，稳定可靠，可现场在线编程等优点，而单片机具有很好的人机接口和运算控制功能，本设计拟用FPGA和单片机相结合，构成整个书记的测控主体。其中，FPGA主要负责采集两个待测信号相位差所对应的时间差，而单片机则负责读取FPGA采集到的数据，并根据这些数据计算待测信号的相位差，同时显示出待测信号相位差。整个系统发挥了FPGA各自的优势，具有高速而可靠的测控能力，具有比较强的数据处理能力，键盘输入及显示控制比较灵活，系统可扩展性能比较好，整个系统性价比比较好。 2、设计的要求 一、 基本要求 设计一个相位差测量电路 （1）频率范围：20Hz～100kHz。 （2）相位测量仪的输入阻抗≥100kΩ。 （3）相位测量误差≤2°。 （4）相位差数字显示：相位读数为0°～359.9°，分辨力为0.1°。 （5）允许两路输入方波信号峰-峰值可分别在2.5V～5V范围内变化。 二、 发挥部分 （1）能够测量频率。 （2）能够测量占空比。 （3）在保持相位测量仪测量误差和频率范围不变的条件下，扩展相位测量仪输入正弦电压峰-峰值至0.3V～5V范围。 （4）扩大测量波形范围。 由于本人大四上班了，没有时间做毕业设计，有的论文给小弟发一份，小弟不胜感激 邮箱：1071651353@qq.com 谢谢 可以后续加分的哦