基于FPGA的高精度DDS频率计的设计

课题要求是 基于FPGA设计输出100KHz到1MHz +/- 1KHz的正弦波频率， 1KHz步进，并用数模转换器差分电路等得到稳定的正弦波输出。 （1） FPGA可采用CYCLONE。（2） 熟悉Verilog 和VHDL （3） 可通过数码管或LCD显示相关频率数据。 求各路大神指点迷津 有消息请... 课题要求是 基于FPGA设计输出100KHz到1MHz +/- 1KHz的正弦波频率， 1KHz步进，并用数模转换器差分电路等得到稳定的正弦波输出。 （1） FPGA可采用CYCLONE。（2） 熟悉Verilog 和VHDL （3） 可通过数码管或LCD显示相关频率数据。 求各路大神指点迷津 有消息请联系我详谈 重谢！